• / 24

数据存储方法、装置、电子设备和计算机可读存储介质

关 键  词:
数据 存储 方法 法子 装置 电子设备 以及 计算机 可读 介质
资源描述:

《数据存储方法、装置、电子设备和计算机可读存储介质》文档由会员分享,可在线阅读,更多相关《数据存储方法、装置、电子设备和计算机可读存储介质(24页珍藏版)》请在白瓜网上搜索。

1、19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202110762244.3 (22)申请日 2021.07.06 (71)申请人 深圳华云信息系统有限公司 地址 518000 广东省深圳市南山区粤海街 道高新南七道数字技术园国家工程实 验室大楼A座904号 (72)发明人 郭国峰祝磊胡国 (74)专利代理机构 深圳智汇远见知识产权代理 有限公司 44481 代理人 刘洁牛悦涵 (51)Int.Cl. G06F 3/06(2006.01) (54)发明名称 数据存储方法、 装置、 电子设备和计算机可 读存储介质 (57)摘要 本。

2、公开实施例公开了一种数据存储方法、 装 置、 电子设备和计算机可读存储介质。 上述方法 包括: 获取待存储数据; 将所述待存储数据作为 双向链表中的节点元素的数据域, 存储至线上可 编程门阵列FPGA的片外双倍速率同步动态随机 存储器DDR中; 将所述节点元素的前驱节点元素 的地址和所述节点元素的后继节点元素的地址 作为所述节点元素的指针域, 存储至所述FPGA的 片上随机存取存储器RAM中。 本公开实施例提高 了采用FPGA进行数据存储的效率, 节省了采用 FPGA进行数据存储的存储空间。 权利要求书2页 说明书16页 附图5页 CN 113204317 A 2021.08.03 CN 11。

3、3204317 A 1.一种数据存储方法, 其特征在于, 所述方法包括: 获取待存储数据; 将所述待存储数据作为双向链表中的节点元素的数据域, 存储至线上可编程门阵列 FPGA的片外双倍速率同步动态随机存储器DDR中; 将所述节点元素的前驱节点元素的地址和所述节点元素的后继节点元素的地址作为 所述节点元素的指针域, 存储至所述FPGA的片上随机存取存储器RAM中。 2.根据权利要求1所述的方法, 其特征在于, 所述将所述待存储数据作为双向链表中的 节点元素的数据域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态随机存储器 DDR中, 包括: 通过硬件描述语言设计的电路, 将所述待存储数。

4、据作为双向链表中的节点元素的数据 域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态随机存储器DDR中; 以及 所述将所述节点元素的前驱节点元素的地址和所述节点元素的后继节点元素的地址 作为所述节点元素的指针域, 存储至所述FPGA的片上RAM中, 包括: 通过所述硬件描述语言设计的电路, 将所述节点元素的前驱节点元素的地址和所述节 点元素的后继节点元素的地址作为所述节点元素的指针域, 存储至所述FPGA的片上随机存 取存储器RAM中。 3.根据权利要求1所述的方法, 其特征在于, 在所述获取待存储数据之后, 所述方法还 包括: 确定所述待存储数据所属的数据类别; 将与所述数据类别相对。

5、应的双向链表, 确定为目标双向链表; 以及 所述将所述待存储数据作为双向链表中的节点元素的数据域, 存储至线上可编程门阵 列FPGA的片外双倍速率同步动态随机存储器DDR中, 包括: 将所述待存储数据作为所述目标双向链表中的节点元素的数据域, 存储至线上可编程 门阵列FPGA的片外双倍速率同步动态随机存储器DDR中。 4.根据权利要求3所述的方法, 其特征在于, 所述待存储数据经由交易主体在交易过程 中针对交易对象进行交易而生成; 以及 所述确定所述待存储数据所属的数据类别, 包括: 基于所述交易主体和所述交易对象, 确定所述待存储数据所属的数据类别。 5.根据权利要求4所述的方法, 其特征在。

6、于, 不同所述交易主体或者不同所述交易对象 对应不同数据类别, 不同数据类别对应不同双向链表。 6.根据权利要求4所述的方法, 其特征在于, 所述将所述待存储数据作为双向链表中的 节点元素的数据域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态随机存储器 DDR中, 包括: 将所述待存储数据中包含的所述交易主体进行交易的交易价格和交易数量, 作为双向 链表中的节点元素的数据域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态随机 存储器DDR中。 7.根据权利要求6所述的方法, 其特征在于, 所述RAM还用于存储所述双向链表的首地 址和末地址, 其中, 所述末地址表征最近存储的交。

7、易信息的地址, 所述交易信息包括交易价 格和交易数量。 权利要求书 1/2 页 2 CN 113204317 A 2 8.根据权利要求17之一所述的方法, 其特征在于, 用于存储所述双向链表中的单个节 点元素的数据域的DDR的存储空间的大小和用于存储所述双向链表中的单个节点元素的指 针域的RAM的存储空间的大小, 分别是预先确定的。 9.根据权利要求8所述的方法, 其特征在于, 所述用于存储所述双向链表中的单个节点 元素的数据域的DDR的存储空间的大小和用于存储所述双向链表中的单个节点元素的指针 域的RAM的存储空间的大小, 基于交易主体数量、 交易对象数量、 所述FPGA的片外DDR的总存 。

8、储空间大小和所述FPGA的片上RAM的总存储空间大小分别确定。 10.根据权利要求17之一所述的方法, 其特征在于, 所述方法还包括: 在接收到针对所述双向链表中的节点元素指示的数据的操作请求的情况下, 通过硬件 描述语言设计的电路, 对所述双向链表进行所述操作请求指示的操作。 11.一种数据存储装置, 其特征在于, 所述装置包括: 获取单元, 被配置成获取待存储数据; 第一存储单元, 被配置成将所述待存储数据作为双向链表中的节点元素的数据域, 存 储至线上可编程门阵列FPGA的片外双倍速率同步动态随机存储器DDR中; 第二存储单元, 被配置成将所述节点元素的前驱节点元素的地址和所述节点元素的。

9、后 继节点元素的地址作为所述节点元素的指针域, 存储至所述FPGA的片上随机存取存储器 RAM中。 12.一种电子设备, 其特征在于, 包括: 存储器, 用于存储计算机程序; 处理器, 用于执行所述存储器中存储的计算机程序, 且所述计算机程序被执行时, 实现 上述权利要求110任一所述的方法。 13.一种计算机可读存储介质, 其上存储有计算机程序, 其特征在于, 该计算机程序被 处理器执行时, 实现上述权利要求110任一所述的方法。 权利要求书 2/2 页 3 CN 113204317 A 3 数据存储方法、 装置、 电子设备和计算机可读存储介质 技术领域 0001 本公开涉及计算机技术领域,。

10、 尤其是一种数据存储方法、 装置、 电子设备和计算机 可读存储介质。 背景技术 0002 FPGA (Field Programmable Gate Array, 线上可编程门阵列) 器件属于专用集成 电路中的一种半定制电路, 是可编程的逻辑列阵, 能够有效的解决原有的器件门电路数较 少的问题。 FPGA 的基本结构包括可编程输入输出单元、 可配置逻辑块、 数字时钟管理模块、 嵌入式块RAM、 布线资源、 内嵌专用硬核、 底层内嵌功能单元。 由于FPGA具有布线资源丰富、 可重复编程和集成度高、 投资较低的特点, 在数字电路设计领域得到了广泛的应用。 0003 现有技术中, 采用FPGA进行数。

11、据存储的方案大致有两种: 第一种, 所有信息直接存 入内存, 后续需要查询某类数据时, 直接读出所有数据进行筛选; 第二种, 将整个内存空间 进行分区, 为每个分类信息, 预留固定空间。 0004 然而, 上述第一种存储方式虽然存储很简单, 但在涉及大量数据存储的应用场景 中, 若需要查询某条数据, 需要读出所有数据一一筛选, 效率低下; 第二种在面对分类数据 存储大小不确定的情况时不够灵活, 局限性很大, 也很容易造成存储空间的浪费。 0005 可见, 在FPGA应用场景下, 如何进行数据存储是一个值得关注的技术问题。 发明内容 0006 鉴于此, 为解决上述技术问题或部分技术问题, 本公开。

12、实施例提供一种数据存储 方法、 装置、 电子设备和计算机可读存储介质。 0007 第一方面, 本公开实施例提供一种数据存储方法, 该方法包括: 获取待存储数据; 将上述待存储数据作为双向链表中的节点元素的数据域, 存储至线上可编程门阵 列FPGA的片外双倍速率同步动态随机存储器DDR中; 将上述节点元素的前驱节点元素的地址和上述节点元素的后继节点元素的地址 作为上述节点元素的指针域, 存储至上述FPGA的片上随机存取存储器RAM中。 0008 可选地, 在本公开任一实施例的方法中, 上述将上述待存储数据作为双向链表中 的节点元素的数据域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态随。

13、机存储器 DDR中, 包括: 通过硬件描述语言设计的电路, 将上述待存储数据作为双向链表中的节点元素的 数据域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态随机存储器DDR中; 以及 上述将上述节点元素的前驱节点元素的地址和上述节点元素的后继节点元素的 地址作为上述节点元素的指针域, 存储至上述FPGA的片上RAM中, 包括: 通过上述硬件描述语言设计的电路, 将上述节点元素的前驱节点元素的地址和上 述节点元素的后继节点元素的地址作为上述节点元素的指针域, 存储至上述FPGA的片上随 说明书 1/16 页 4 CN 113204317 A 4 机存取存储器RAM中。 0009 可选地。

14、, 在本公开任一实施例的方法中, 在上述获取待存储数据之后, 上述方法还 包括: 确定上述待存储数据所属的数据类别; 将与上述数据类别相对应的双向链表, 确定为目标双向链表; 以及 上述将上述待存储数据作为双向链表中的节点元素的数据域, 存储至线上可编程 门阵列FPGA的片外双倍速率同步动态随机存储器DDR中, 包括: 将上述待存储数据作为上述目标双向链表中的节点元素的数据域, 存储至线上可 编程门阵列FPGA的片外双倍速率同步动态随机存储器DDR中。 0010 可选地, 在本公开任一实施例的方法中, 上述待存储数据经由交易主体在交易过 程中针对交易对象进行交易而生成; 以及 上述确定上述待存。

15、储数据所属的数据类别, 包括: 基于上述交易主体和上述交易对象, 确定上述待存储数据所属的数据类别。 0011 可选地, 在本公开任一实施例的方法中, 不同上述交易主体或者不同上述交易对 象对应不同数据类别, 不同数据类别对应不同双向链表。 0012 可选地, 在本公开任一实施例的方法中, 上述将上述待存储数据作为双向链表中 的节点元素的数据域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态随机存储器 DDR中, 包括: 将上述待存储数据中包含的上述交易主体进行交易的交易价格和交易数量, 作为 双向链表中的节点元素的数据域, 存储至线上可编程门阵列FPGA的片外双倍速率同步动态 随机存。

16、储器DDR中。 0013 可选地, 在本公开任一实施例的方法中, 上述RAM还用于存储上述双向链表的首地 址和末地址, 其中, 上述末地址表征最近存储的交易信息的地址, 上述交易信息包括交易价 格和交易数量。 0014 可选地, 在本公开任一实施例的方法中, 用于存储上述双向链表中的单个节点元 素的数据域的DDR的存储空间的大小和用于存储上述双向链表中的单个节点元素的指针域 的RAM的存储空间的大小, 分别是预先确定的。 0015 可选地, 在本公开任一实施例的方法中, 上述用于存储上述双向链表中的单个节 点元素的数据域的DDR的存储空间的大小和用于存储上述双向链表中的单个节点元素的指 针域的RAM的存储空间的大小, 基于交易主体数量、 交易对象数量、 上述FPGA的片外DDR的总 存储空间大小和上述FPGA的片上RAM的总存储空间大小分别确定。 0016 可选地, 在本公开任一实施例的方法中, 上述方法还包括: 在接收到针对上述双向链表中的节点元素指示的数据的操作请求的情况下, 通过 硬件描述语言设计的电路, 对上述双向链表进行上述操作请求指示的操作。 0017 第二方面, 本公开。

展开阅读全文
  白瓜网所有资源均用户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

关于本文
本文标题:数据存储方法、装置、电子设备和计算机可读存储介质
链接地址:https://www.baigua.net/doc/836595.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 20018-2021 白瓜网版权所有

经营许可证编号:粤ICP备20005300号-1