• / 13

10T SRAM单元、及基于10T SRAM单元的存内逻辑运算及BCAM电路

关 键  词:
10T SRAM单元、及基于10T SRAM单元的存内逻辑运算及BCAM电路 10 SRAM 单元 基于 逻辑运算 BCAM 电路
资源描述:

《10T SRAM单元、及基于10T SRAM单元的存内逻辑运算及BCAM电路》文档由会员分享,可在线阅读,更多相关《10T SRAM单元、及基于10T SRAM单元的存内逻辑运算及BCAM电路(13页珍藏版)》请在白瓜网上搜索。

1、N4的栅极以及PMOS晶体管P1的栅极相连, 连接的节点记为Q; PMOS晶体管P1的漏极, 与NMNMOS晶体管N0的漏极、 NMOS晶体管N2的漏极、 NMOS晶体管N1的 栅极、 NMOS晶体管OS晶体管P0的源极及PMOS晶体管P1的源极相连, 并连接VDD; PMOS晶体管P0的漏极, 与根据权利要求2所述的一种基于10T SRAM单元的存内逻辑运算及BCAM电路, 其特征 在于, PM体管N4和NMOS晶体管N6构成左通路, NMOS晶体管N5和NMOS晶体管N7构成右通 路。 3.体管N2和NMOS晶体管N3作为传输管, 各自位于存储模块左右两侧作为左右两个 写通路; NMOS晶。

2、管P1和NMOS晶体管N1构成另 一个反向器, 两个反向器形成交叉耦合结构作为存储模块; NMOS晶MOS晶体管分别记为P0P1; PMOS晶体管P0和NMOS晶体管N0构成一个反向器, PMOS晶体单元包括: 八个NMOS晶体管和两个PMOS晶体管; 八个NMOS晶体管分别记 为N0N7, 两个P述的一种基于10T SRAM单元的存内逻辑运算及BCAM电路, 其特征 在于, 所述10T SRAM模块, 通过横纵 的双位线结构, 单端读出逻辑运算结果, 再综合得出匹配结果。 2.根据权利要求1所与运算, 同一行之间通过左侧解耦 合的读通路实现逐位逻辑或运算; 左右两个解耦合的读通路构成组成比较。

3、同一个位线BL, 右侧写通路均接 入同一个位线BLB; 同一列之间通过右侧解耦合的读通路实现逐位逻辑入同一个位线BL与同一个字线RWL, 右侧 解耦合的读通路均接入同一个位线BLB, 左侧写通路均接入, 左侧写通路和右侧写通路均接入同一个字线WL; 同一列10T SRAM单元的左侧解耦合的读通路均接左侧解耦合的读通路均接入同一个位线RL, 右侧解耦合的读通 路均接入同一个位线RR与同一个字线RWR的左右 两个写通路、 以及与所述存储模块连接的左右两个解耦合的读通路; 同一行10T SRAM单元的10T SRAM单元构成的阵列结构; 所述10T SRAM单元包括: 存储模块、 与所述存储模块连接。

4、1 A 1.一种基于10T SRAM单元的存内逻辑运算及BCAM电路, 其特征在于, 包括: 由若干页 说明书6页 附图3页 CN 111883191 A 2020.11.03 CN 11188319构表现出很好的对称性特点, 使存内逻辑运算和BCAM搜索可以实现横纵双向 操作的优势。 权利要求书3解耦合独立端口进行存内计算和数据 读取, 保证了存储数据的独立性, 提高了单元抗 干扰能力。 并且结M电路, 10T SRAM单元配置两个 解耦合读端口以及横纵双向字线, 利用提出的 10T SRAM辑运算及BCAM电路 (57)摘要 本发明公开了一种基于10T SRAM单元的存 内逻辑运算及BCA6(2006.01) (54)发明名称 10T SRAM单元、 及基于10T SRAM单元的存内 逻理人 郑立明韩珂 (51)Int.Cl. G11C 11/40(2006.01) G11C 16/0秀龙彭春雨 卢文娟黎轩陈军宁 (74)专利代理机构 北京凯特来知识产权代理有 限公司 11260 代安徽大学 地址 230601 安徽省合肥市经济开发区九 龙路111号 (72)发明人 蔺智挺朱知勇吴(21)申请号 202010677211.4 (22)申请日 2020.07.14 (71)申请人 (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日。

展开阅读全文
  白瓜网所有资源均用户上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

关于本文
本文标题:10T SRAM单元、及基于10T SRAM单元的存内逻辑运算及BCAM电路
链接地址:https://www.baigua.net/doc/21438.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 20018-2021 白瓜网版权所有

经营许可证编号:粤ICP备20005300号-1